## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-313559

(43) Date of publication of application: 09.11.2001

(51) Int. CI.

H03K 19/0175 H01L 27/04 H01L 21/822

(21) Application number : 2001-045575

(71) Applicant: YAMAHA CORP

(22) Date of filing:

21. 02. 2001

(72) Inventor: TSUJI NOBUAKI

(30) Priority

Priority number : 2000044863

Priority date : 22.02.2000


Priority country: JP

#### (54) BUFFER CIRCUIT

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a buffer circuit where a chip area is reduced while reducing a leak

SOLUTION: Transistors (TRs) P1, N1 are output TRs and require a large size because they conduct current amplification. However, there is no TR requiring a large current except them. On the other hand, P-channel TRs P1-P6 and a P-channel TR being a component of a NAND circuit NAND are formed on a common bulk kept to a floating state. Thus, a voltage Vt at an input output terminal T3 is higher than a power supply voltage VDD and even when a parasitic diode D1 is conductive, the common bulk is biased only and no leak current flows via the bulk.



#### LEGAL STATUS

[Date of request for examination]

12.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

[Date of final disposal for application]

[Patent number] 3551926

[Date of registration] 14.05.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

HO3K 19/0175

H01L 27/04

## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-313559 (P2001 - 313559A)

(43)公開日 平成13年11月9日(2001.11.9)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H03K 19/00 H01L 27/04 101S 5F038

F 5J056

21/822

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

特爾2001-45575(P2001-45575)

(22)出顧日

平成13年2月21日(2001.2.21)

(31)優先権主張番号 特顧2000-44863 (P2000-44863)

(32)優先日

平成12年2月22日(2000.2.22)

(33)優先権主張国

日本(JP)

(71) 出顧人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 辻 信昭

静岡県浜松市中沢町10番1号 ヤマハ株式

会社内

(74)代理人 100098084

弁理士 川▲崎▼ 研二

Fターム(参考) 5F038 AV06 CD08 CD13 DF01 DF06

F720

5J056 AA01 AA04 BB49 BB57 DD12

DD28 DD55 EE03 EE04 EE07


FF07 FF08 GG12 KK02

#### パッファ回路 (54) 【発明の名称】

### (57) 【要約】

リーク電流を削減しつつ、チップ面積を縮小 【課題】 させる。

【解決手段】 トランジスタP1及びN1は出力用トラ ンジスタであり、電流増幅を行うため、そのサイズは大 きくなるが、これ以外に大電流が流れるトランジスタは ない。一方、PチャネルトランジスタP1~P6および ナンド回路NANDを構成するPチャネルトランジスタ は、フローティング状態に保持された共通パルク上に形 成されている。したがって、入出力端子T3の電圧Vt 3が電源電圧VDDを上回り、寄生ダイオードD1がオ ン状態になったとしても、共通パルクはパイアスされる だけであり、バルクを介してリーク電流が流れることは ない。



**(2)** 

#### 【特許請求の範囲】

【請求項1】高電位電圧が給電される第1の電源端子と ・低電位電圧が給電される第2の電源端子とを備え、イネ ーブル信号に基づいて出力端子から信号を出力するか、 あるいは前記出力端子をハイインピーダンス状態にする かを制御可能なバッファ回路であって、

前記第1の電源端子と前記出力端子との間に接続される 第1のPチャネルトランジスタと、

前記出力端子と前記第2の電源端子との間に接続される第1のNチャネルトランジスタと、

ゲート電極が前記出力端子と接続されるとともに、前記出力端子とノードとの間に設けられた第2のPチャネルトランジスタと、

ゲート電極が前記第1の電源端子と接続されるとともに、前記出力端子と前記ノードとの間に設けられた第3のPチャネルトランジスタと、

ゲート電極が前記第1の電源端子と接続されるとともに、前記出力端子と前記第1のPチャネルトランジスタのゲート電極との間に設けられた第4のPチャネルトランジスタと、

ゲート電極に前記イネーブル信号を反転した信号が供給 されるとともに、前記第1の電源端子と前記第1のPチャネルトランジスタのゲート電極との間に設けられた第 5のPチャネルトランジスタと、

前記第1乃至第5のPチャネルトランジスタと共通のバルク上に形成され、ドレイン電極が前記バルクと接続され、ソース電極が前記第1の電源端子に接続され、ゲート電極が前記ノードと接続される第6のPチャネルトランジスタと、

ゲート電極に反転した前記イネーブル信号が供給される とともに、前記ノードと前記第2の電源端子との間に設 けられた第2のNチャネルトランジスタと、

前記イネーブル信号がアクティブの場合に入力信号を反転した信号を前記第1のPチャネルトランジスタのゲート電極と前記第1のNチャネルトランジスタのゲート電極とに印加する論理回路とを備えたことを特徴とするバッファ回路。

【請求項2】 請求項1に記載のバッファ回路であって、前記論理回路は、第1の回路と第2の回路とを備え、

前記第1の回路は、前記イネーブル信号がアクティブの場合に前記入力信号を反転した信号を前記第1のNチャネルトランジスタのゲート電極に印加する一方、前記イネーブル信号が非アクティブの場合に当該ゲート電極に前記高電位電圧を印加するものであり、

前記第2の回路は、

前記第1の電源端子と接続点との間に直列に設けられた 第7及び第8のPチャネルトランジスタと、

前記第1の電源端子と前記接続点との間に直列に設けられた第9及び第10のPチャネルトランジスタと、

前記接続点と前記第2の電源端子との間に設けられた第 3及び第4のNチャネルトランジスタとを備え、

前記第7乃至第10のPチャネルトランジスタは前記パルク上に形成されており、

前記第7のPチャネルトランジスタと前記第3のNチャネルトランジスタの各ゲート電極には、前記入力信号が 供給され、

前記第9のPチャネルトランジスタと前記第4のNチャネルトランジスタの各ゲート電極には、前記イネーブル 信号が供給され、

前記第8及び第10のPチャネルトランジスタのゲート 電極は前記ノードと接続されることを特徴とするバッフ ァ回路。

【請求項3】 前記第5のPチャネルトランジスタに他のトランジスタに比較してオン抵抗の大きなものを用いることを特徴とする請求項1または2に記載のバッファ回路。

【請求項4】 前記イネーブル信号を反転した信号を遅延して前記第2のNチャネルトランジスタのゲート電極 20 に出力する遅延回路を備えたことを特徴とする請求項3 に記載のバッファ回路。

【発明の詳細な説明】

[0001]

生じる。

【発明の属する技術分野】本発明は、データを双方向に 入出できる出力端子を備えたバッファ回路に関する。 【0002】

【従来の技術】半導体集積回路技術でにおいては、素子の集積度を高めるとともに消費電力を低減することが重要である。集積回路の消費電力を低減させるためには電源電圧をより低電圧にするのが効果的である。従来、電源電圧を5Vから3.3Vに、変更されるまでの過渡期においては、集積回路中の一部の回路は標準の5ポルトの電圧で動作するように設計され、他の回路はこれより低い3.3ボルトの電圧で動作するように設計されたりで観測されたりでは、までである。この場合の路において、5V動作の回路から3.3V動作の回路に信号が入力されると、3.3V動作の回路に信号が入力されると、3.3V動作の回路に信号が入力されると、3.3V動作の回路に信号が入力されると、3.3V動作の回路に信号が入力されると、3.3V動作の回路に信号が入力されると、2.3V動作の回路に信号が入力されると、2.3V動作の回路に信号が入力されると、2.3V動作の回路に信号が入力されると、2.3V動作の回路に信号が入力されると、2.3V動作の回路の素子に、電流漏れ通路が形成されたり、あるいは入力端子に電源電圧より高い電圧が印加されたとき、2.4V動作の回路が流れ発熱するラッチアップといった問題が

【0003】上記問題を解決する回路として、特公平7-79232号公報には、図4に示すドライバ回路が開示されている。このドライバ回路の電源電圧VDDは3.3Vであり、出力イネーブル端子10に供給されるイネーブル信号ENがHレベル(3.3V)のとき、データ入力端子28に供給されるデータDをデータ出力端子24から取り出すことができる一方、イネーブル信号50 ENがLレベル(0V)のときデータ出力端子24の出

\* カインピーダンスがハイインピーダンス状態となる。したがって、データ出力端子24に接続されるバスに外部 から5Vの信号を供給できるようになっている。また、このドライバ回路は、p形シリコン基板を用いて作られており、Nチャンネルトランジスタは、p形シリコン基板上に形成されたNウェル上に形成される。特に、Nチャネルトランジスタ30,32,36,及び38は、フローティング状態とされる同一のNウェル上に形成されている。

【0004】まず、イネーブル信号ENがHレベルである場合を考える。この場合、Nチャネルトランジスタ12がオン状態となるため、トランジスタ34もオン状態になりPチャネルトランジスタ32はオン状態となる。Pチャネルトランジスタ32はオン状態となる。また、Nチャネルトランジスタ26のゲート電圧は常にVDDであるから、このトランジスタもオン状態となっている。一方、Pチャネルトランジスタ30およびNチャネルトランジスタ22の各ゲート電圧は、ともにデータDを反転したものとなる。したがって、データDがHレベルであるとき、データ出力端子24の電圧は 20 Hレベルとなる一方、データDがLレベルであるときデータ出力端子24の電圧はレベルとなる。

【0005】次に、イネーブル信号ENがLレベルである場合を考える。この場合には、Nチャネルトランジスタ12がオフ状態となり、Nチャネルトランジスタ22のゲート電圧がLレベルとなって、Nチャネルトランジスタ22はオフ状態となる。また、Pチャネルトランジスタ30のゲート電圧がHレベルとなって、これがオフ状態となる。したがって、データ出力端子24の出力インピーダンスがハイインピーダンス状態となる。

【0006】このとき、スイッチ44をオン状態にすると、5V動作の外部機器42から、Lレベルが0V、Hレベルが5Vである出力信号Sがドライバ回路に供給されたとする。Pチャネルトランジスタ30の閾値電圧が0.7V、信号Sの電圧が5Vであるとすれば、Pチャネルトランジスタ30はオン状態になる。すると、ノードBの電圧が5Vとなる一方、Pチャネルトランジスタ36のゲート電圧は0Vであるため、トランジスタ36のゲート電圧は0Vであるため、トランジスタ32がオン状態となる。このため、Pチャネルトランジスタ32がオフ状態になり、電流が第1の電圧源28(VDD)側に漏れるのを防止できる。

【0007】また、Pチャネルトランジスタ30,32,及び36のNウェルは、それらのドレインとNウェルとの間に形成された寄生ダイオードにより自己バイアスされる。したがって、Nウェルとp形シリコン基板を含む寄生pnpトランジスタを介した電流のフィードバックがなくなる。さらに、Pチャネルトランジスタ38を設けることにより、データ出力端子24の電圧がLレベルのときは常に、Nウェルは電源電圧VDDにバイアスされる。これにより、信号SがLレベルからHレベルに

遷移する間に、寄生pnpトランジスタがオンになる可能性が最小になる。このように、図4に示すドライバ回路によれば、半導体基板に通じる電流漏れ経路が無く、ラッチアップ問題を防止することができる。

[0008]

【発明が解決しようとする課題】ところで、上述したドライバ回路において、データ出力端子24からデータDを出力する際に、出力電流を大きく取ろうとすると、Pチャネルトランジスタ32,30、およびNチャネルトランジスタ22,26から取り出す電流を大きくする必要があり、ゲート幅を増大させる必要がある。したがって、チップサイズが大きくなる。実際の回路では、複数のトランジスタを並列に接続して、Pチャネルトランジスタ22,26が各トランジスタを構成することとなる。しかしながら、このように、ドライバ回路のチップサイズが大きくなると製造コストが上昇するとともに、多数の素子を使用する必要があるため回路の製造歩留まりが低下するといった問題がある。

20 【0009】本発明は、上述した事情に鑑みてなされたものであり、半導体基板に通じる電流漏れ経路が無くしつつ、チップサイズを縮小できるドライバ回路を提供することを目的とする。

[0010]

【課題を解決するための手段】上述した課題を解決する ため、本発明のバッファ回路は、高電位電圧が給電され る第1の電源端子と低電位電圧が給電される第2の電源 端子とを備え、イネーブル信号に基づいて出力端子から 信号を出力するか、あるいは前記出力端子をハイインピ 30 ーダンス状態にするかを制御可能なものであって、前記 第1の電源端子と前記出力端子との間に接続される第1 のPチャネルトランジスタと、前記出力端子と前記第2 の電源端子との間に接続される第1のNチャネルトラン ジスタと、ゲート電極が前記出力端子と接続されるとと もに、前記出力端子とノードとの間に設けられた第2の Pチャネルトランジスタと、ゲート電極が前記第1の電 源端子と接続されるとともに、前記出力端子と前記ノー ドとの間に設けられた第3のPチャネルトランジスタ と、ゲート電極が前記第1の電源端子と接続されるとと もに、前記出力端子と前記第1のPチャネルトランジス タのゲート電極との間に設けられた第4のPチャネルト ランジスタと、ゲート電極に前記イネーブル信号を反転 した信号が供給されるとともに、前記第1の電源端子と 前記第1のPチャネルトランジスタのゲート電極との間 に設けられた第5のPチャネルトランジスタと、前記第 1乃至第5のPチャネルトランジスタと共通のパルク上 に形成され、ドレイン電極が前記バルクと接続され、ソ ース電極が前記第1の電源端子に接続され、ゲート電極 が前記ノードと接続される第6のPチャネルトランジス 50 タと、ゲート電極に反転した前記イネーブル信号が供給

(4)

10 なる。

されるとともに、前記ノードと前記第2の電源端子との間に設けられた第2のNチャネルトランジスタと、前記、イネーブル信号がアクティブの場合に入力信号を反転した信号を前記第1のPチャネルトランジスタのゲート電極と前記第1のNチャネルトランジスタのゲート電極とに印加する論理回路とを備えたことを特徴とする。

5

【0011】このバッファ回路において、前記論理回路 は、第1の回路と第2の回路とを備え、前記第1の回路 は、前記イネーブル信号がアクティブの場合に前記入力 信号を反転した信号を前記第1のNチャネルトランジス タのゲート電極に印加する一方、前記イネーブル信号が 非アクティブの場合に当該ゲート電極に前記高電位電圧 を印加するものであり、前記第2の回路は、前記第1の 電源端子と接続点との間に直列に設けられた第7及び第 8のPチャネルトランジスタと、前記第1の電源端子と 前記接続点との間に直列に設けられた第9及び第10の Pチャネルトランジスタと、前記接続点と前記第2の電 源端子との間に設けられた第3及び第4のNチャネルト ランジスタとを備え、前記第7乃至第10のPチャネル トランジスタは前記バルク上に形成されており、前記第 7のPチャネルトランジスタと前記第3のNチャネルト ランジスタの各ゲート電極には、前記入力信号が供給さ れ、前記第9のPチャネルトランジスタと前記第4のN チャネルトランジスタの各ゲート電極には、前記イネー ブル信号が供給され、前記第8及び第10のPチャネル トランジスタのゲート電極は前記ノードと接続されるこ とが好ましい。

【0012】さらに、上述したバッファ回路は、前記第5のPチャネルトランジスタに他のトランジスタに比較してオン抵抗の大きなものを用いることが望ましい。くわえて、上述したバッファ回路は、前記イネーブル信号を反転した信号を遅延して前記第2のNチャネルトランジスタのゲート電極に出力する遅延回路を備えることが好ましい。

[0013]

【発明の実施の形態】[A. 第1実施形態]以下、本発明の第1実施形態に係るバッファ回路を図面を参照しつつ、説明する。

【0014】[1. 第1実施形態の構成] 図1は、本発明の一実施形態に係るバッファ回路の主要構成を示す回路図である。また図5は、バッファ回路の要部断面図である。図1に示すようにバッファ回路100は、PチャネルトランジスタP1~P6およびP11、P12、NチャネルトランジスタN1、N2、N5、N6、ナンド回路NAND、ノア回路NOR、インバータ回路INV1、入力端子T1、イネーブル端子T2、及び入出力端子T3を備えている。なお、D1はPチャネルトランジスタP1のドレイン電極とバルクとの間に形成される寄生ダイオードである。

【0015】またパッファ回路100は、第1及び第2

の電源端子を備えており(図示略)、第1の電源端子から高電位側の電源電圧VDDが給電され、第2の電源端子には低電位側の電源電圧GNDが給電されるようになっている。VDDは、例えば、3.3Vである。イネーブル端子T2には、Lレベルでアクティブとなるイネーブル信号OEが供給され、入力端子T1には、第1入力データDinlが供給されるようになっている。イネーブル信号OEと第1入力データDinlの論理レベル電圧は、LレベルがGNDとなる一方、HレベルがVDDと

【0016】また、イネーブル信号OEがLレベルのとき、入出力端子T3から出力データDoutが出力されるようになっている。出力データDoutの論理レベル電圧は、LレベルがGNDとなる一方、HレベルがVDDとなる。これに対して、イネーブル信号OEがHレベルの場合には、入出力端子T3の出力インピーダンスはハイインピーダンス状態となる。このとき、外部回路110から第2入力データDin2が供給されるようになっている。第2入力データDin2の論理レベル電圧は、LレベルがGNDとなる一方、HレベルがVDD'となる。VD'は、例えば、5Vである。すなわち、このバッファ回路100には、第1入力データDin1をバッファリングして入出力端子T3から出力データDoutを出力させる出力モードと、第2入力データDin2を入出力端子T3を介して取り込む入力モードとがある。

【0017】次に、PチャネルトランジスタP1とNチャネルトランジスタN1は、電流増幅用の出力トランジスタであって、それらのセル面積は大きく、現実の集積回路上では複数のトランジスタを並列接続して構成され 30 る。

【0018】図5に示すように、PチャネルトランジスタP2,P3,…,P6と後述するナンド回路NANDを構成するPチャネルトランジスタP7~P10とは、共通のバルク領域103aを有している。なお、図1と後述する図2において、共通バルクの部分は太線で示す。この例では、シリコン基板101にp形を用いており、当該バルク領域103aはp形シリコン基板101上に形成されるnウエルである。なお、シリコン基板101にn形を用いる場合には、当該バルク領域103aには、電源電圧VDDや接地電圧GNDを給電するための端子が設けられておらず、共通バルク領域103aはフローティング状態となっている。以下の説明では共通バルク領域103aの電圧をVddfと称することにする。

【0019】より詳細には、p形シリコン基板101上に、pウエル103とnウエル104とが形成されている。pウエル103とnウエル105とは、例えばLOCOS (Local oxidotion of silicon) 法により形成された酸化シリコン層107により分離されている。

されている。

(5)

20

【0020】 pウエル103は、酸化シリコン層107 により分離された複数の領域を含んでいる。図5におい - ては、第1のpウエル領域と第2のpウエル領域103 bとが示されており、第1のpウエル領域を特に共通バ ルク領域103aと称する。共通パルク領域103aに は、第1のPチャネルトランジスタP1と、第2から第 6までのPチャネルトランジスタP2~P6までとが形 成されている。加えて、共通バルク領域103aには、 後述する出力パッファ回路BUFに含まれる第7から第 10までのPチャネルトランジスタP7~P10が形成

7

【0021】各トランジスタは、酸化シリコンにより形 成されるゲート絶縁膜111を介して形成されたゲート 電極G、ソース電極S、及びドレインD電極を有してい る。第6のPチャネルトランジスタP6のドレイン電極 Dに接して、高濃度のn型領域113が形成されてい る。ドレインDと高濃度のn型領域113との上に、共 通電極115が形成されている。nウエル105内に は、第1のn型トランジスタN1が含まれる。第1のn チャネルトランジスタN1のドレイン電極Dと、第1の PチャネルトランジスタP1とが結線され、出力端子T 3を形成する。共通バルク領域は、複数の領域からな り、それぞれが共通に配線されていても良い。

【0022】次に、PチャネルトランジスタP2及びP 3は、ノードXと入出力端子T3との間に介挿されてお り、スイッチとして作用する。特に、Pチャネルトラン ジスタP3は、入力モードにおいて、入出力端子T3の 電圧Vt3が電源電圧VDDを越える場合、すなわち、 第2入力データDin2がHレベルのときに、オン状態と なりノードXにVt3を給電する機能がある。

【0023】次に、PチャンネルトランジスタP5は、 出力モードにおいてオン状態となり、Pチャネルトラン ジスタ P 1 のゲート電極に電源電圧 V D D を印加して、 これを確実にオフ状態とする機能がある。また、Pチャ ネルトランジスタP4は、電圧Vt3が電源電圧VDD を越える場合にオン状態となりVDDを給電する機能が ある。

【0024】次に、PチャネルトランジスタP6は、出 カモードにおいてオン状態となり、共通バルク領域10 3 a に電源電圧 VDD を給電する一方、入力モードにお いてオフ状態となって共通パルク領域103aに電源電 圧VDDを給電しない機能がある。さらに、Nチャネル トランジスタN2は、出力モードにおいてオン状態とな りノードXを0Vにバイアスする機能がある。

【0025】次に、ナンド回路NANDの構成を示す回 路図を図2に示す。この図に示すようにナンド回路NA NDは、PチャンネルトランジスタP7~P10とNチ ャンネルトランジスタN3、N4とを備えている。この ナンド回路NANDは、第1に、Pチャネルトランジス タP7~P10のパルクとして上述した共通パルク領域

103aが用いられている点、第2に、Pチャネルトラ ンジスタP8及びP10が設けられている点に特徴があ る。PチャネルトランジスタP8及びP10の各ゲート 電極には、ノードXの電圧Vxが給電されているから、 当該電圧VxがHレベルのとき、これらのトランジスタ P8及びP10はオフ状態となる。

【0026】以上の構成において、出力段のトランジス タはPチャネルトランジスタP1とNチャネルトランジ スタN1のみによって構成されているから、出力モード 10 において大きな出力電流を入出力端子T3から取り出す 場合であっても、これらのトランジスタP1及びN1に ついてのみトランジスタサイズを大きくすれば足りるの で、バッファ回路100のチップ面積を小さくすること が可能となる。また、PチャネルトランジスタP2~P 10の共通バルク領域103aはフローティング状態と されているから、入力モードにおいて入出力端子の電圧 Vt3が電源電圧VDDを越えたとしても、寄生ダイオ ードD1を介して共通バルク領域103aがバイアスさ れるだけであり、大きなリーク電流が流れて、ラッチア ップを起こすといったことがない。

【0027】図1に示すように、バッファ回路100は 出力端子T3に接続される出力パッファ回路BUFを有 している。出力パッファ回路BUFは、第11のP型ト ランジスタP11と、第5のn型トランジスタN5より なる第1のCMOSインパータOB1と、第12のP型 トランジスタP12と、第6のn型トランジスタN6よ りなる第2のCMOSインパータOB2とを含む。出力 バッファ回路BUFにより、出力信号を増幅する。

【0028】[2. 第1実施形態の動作]次に、バッファ 回路100の動作を出力モードと入力モードに分けて説 30 明する。

[2-1:入力モード]入力モードでは、イネーブル信号 OEがHレベルとなる。

[2-1-1:0V<Vt3<VDD] Pチャネルトラン ジスタP1~P6により、VDDとVddfの間にpn 接合ダイオードが挿入された状態となる。したがってV ddfは、VDDよりダイオードの順方向のオン電圧V fだけ低い値となる。

【0029】ところで、端子T2に供給されるイネープ 40 ル信号OEがHレベルであるから、ナンド回路NAND の出力信号nalはHレベルとなり、その電圧は本来電 源電圧VDDと一致するはずである。しかし、その出力 信号na1の電圧は、電源電圧VDD→P7, P8又は P9, P10→na1の経路で与えられる。このため、 ナンド回路NANDのみでは、Pチャネルトランジスタ P1のゲート電圧を確実に電源電圧VDDと一致させる ことができない。この問題を解決するため、Pチャネル トランジスタP5が設けられている。すなわち、Pチャ ネルトランジスタP5のゲート電極には、反転イネーブ 50 ル信号ENNが供給されているので、入力モードではこ

れがオン状態となる。したがって、出力信号nalの電圧を電源電圧VDDと一致させることができ、これにより、PチャネルトランジスタPlを確実にオフ状態とすることができる。したがって、バッファ回路100は、不要なリーク電流が流れることがなく、正常に動作する。

【0031】ところで、PチャンネルトランジスタP1 のドレイン電極と共通パルクとの間には寄生ダイオード D 1 が付随している。入出力端子T3の電圧Vt3が電 源電圧VDDを上回ると、この寄生ダイオードD1がオ ン状態となる。寄生ダイオードD1の順方向降下電圧を Vfで表すことにすると、共通パルクの電圧Vddf は、Vddf=Vt3-Vfとなる。次に、反転イネー ブル信号ENNは0Vであるから、Nチャンネルトラン ジスタN2はオフ状態となる。また、Vt3>VDDよ り、PチャネルトランジスタP3がオン状態となり、ノ ードXに電圧Vt3が給電される。また、VxがVt3 と一致するとともにVddf=Vt3-Vfとなること から、ナンド回路NANDを構成するPチャネルトラン ジスタP8及びP10はオフ状態となる。さらに、反転 イネーブル信号ENNの電圧はOVであるから、Nチャ ネルトランジスタN4は、オフ状態となる。

【0032】また、ENN=0V、Pチャネルトランジ スタP4がオンすることにより、na1=Vt3、Vd df = Vt3 - Vf であるから、P チャネルトランジス タP5のドレイン電圧はVt3となる。一方、Pチャネ ルトランジスタP5のソース電圧はVDDとなるから、 PチャネルトランジスタP5はオン状態となり、電流が 若干流れる。このとき、PチャネルトランジスタP1の ゲート電圧はVt3となる。電圧Vt3は共通パルクの 電圧Vddfより高いため、PチャネルトランジスタP 1はオフ状態となる。したがって、この場合には、Pチ ャネルトランジスタP5を除いて不要なリーク電流が流 れる経路はない。なお、PチャネルトランジスタP2 は、Vt>VDDのとき、Vx=Vt3とVt3が0V になったときに、VxをOVに引き下げる。但し、Pチ ャネルトランジスタP3のみで、P2がない場合でも、 同じ動作を行うことができ、トランジスタP2は任意に 設ければ良い。

【0033】 [2-2: 出力モード]次に、出力モードの 動作を説明する。出力モードではイネーブル信号OEが 【0034】一方、PチャネルトランジスタP6のゲー ト電極には電圧Vx (= 0 V) が供給されるので、これ がオン状態となる。このため、共通バルクに電源電圧V 10 DDが給電され、その電圧VdffはVDDと一致す る。したがって、ナンド回路NANDを構成するPチャ ネルトランジスタP7~P10のパルク電圧もVDDと なるので、ナンド回路NANDは一般的な論理積反転回 路として動作する。より具体的には、Vx=0Vである からPチャネルトランジスタP7及びP8は常時オン状 態となり、また、ENN=VDDであるからPチャネル トランジスタP9がオフ状態となる一方、Nチャネルト ランジスタN4がオン状態となる。このため、ナンド回 路NANDは、PチャネルトランジスタP7とNチャネ ルトランジスタN3とを直列接続したインバータ回路と 等価になる。したがって、ナンド回路NANDの出力信 号na1は第1入力データDinlを反転したものとな る。さらに、PチャネルトランジスタP5のゲート電圧 はVDDとなるので、PチャネルトランジスタP5はオ フ状態となる。くわえて、PチャネルトランジスタP4 もオフ状態となる。

【0035】これらより、出力モードのバッファ回路100は、第1の反転回路(ナンド回路NAND及びノア回路NORが相当)と、PチャネルトランジスタP1と30 NチャネルトランジスタN1から構成される第2の反転回路とを直列に接続したものと等価になる。したがって、バッファ回路100は、第1入力データDinlと同一極性でかつ電流増幅された出力データDoutを入出力端子T3から出力することができる。また、出力モードでは、不要なリーク電流が流れる経路がない。

【0036】[2-3:PチャネルトランジスタP5のサイズ]ここで、PチャネルトランジスタP5のサイズについて検討する。まず、入力モードにおいては、Vt3>VDDの場合にPチャネルトランジスタP5にリーク電流が若干流れるものの、これを積極的にオン状態にしているのは、0V<Vt3<VDDの場合であり、その目的はPチャネルトランジスタP1のゲート電極にVDDをパイアスしてトランジスタP1を確実にオフさせるためにある。したがって、PチャネルトランジスタP5のトランジスタサイズは、小さいもので足りる。

【0037】このように、第1実施形態のバッファ回路 100にあっては、入力モードでVt3>VDDの場合 にPチャネルトランジスタP5に若干のリーク電流が流 れるものの、他の場合には不要な電流が流れず、ラッチ 50 アップ等の問題が発生することはない。さらに、図4に

- 示す従来のパッファ回路に比べて、出力段のPチャネルトランジスタとNチャネルトランジスタの数を削減する。ことができるので、パッファ回路100が占有するチップ面積を大幅に削減することが可能となる。

11

【0038】[B. 第2実施形態]上述した第1実施形態では、入力モードでVt3>VDDの場合にPチャネルトランジスタ5に若干のリーク電流が流れた。第2実施形態は、この点に鑑みてなされたものであり、回路の消費電流をより一層削減することを目的とする。

【0039】図3は、第2実施形態に係るバッファ回路200の構成を示す回路図である。この図に示すようにバッファ回路200は、PチャネルトランジスタP5よりゲート長が長いPチャネルトランジスタP5。を用いた点、反転イネーブル信号ENNを遅延させる遅延回路DLをインバータINV1とNチャンネルトランジスタN2のゲート電極との間に設けた点を除いて、図1に示す第1実施形態のバッファ回路100と同様に構成されている。

【0040】 PチャネルトランジスタP5'は、ゲート 長が長くなっているためPチャネルトランジスタP5と比較してオン抵抗が大きくなる。このため、出力モードにおいて、当該トランジスタのソース電極とドレインき、極との間に電圧(Vt3-VDD)が印加されたとき、の方が小さくなる。一般に、集積回路のトランジスタP5'の大が小さくなる。一般に、なされるが、この例で形成されるが、この例で形成されるが、この例で形成されるが、この例で形成されるが、この例で形成されるが、この例で下のセルによって形成されるが、この例で形成が10 $\mu$ mである場合に、PチャネルトランジスタP5'のゲート長は100 $\mu$ mに設定する。これにより、入力モードにおいてVt3>VDDの場合に、PチャネルトランジスタP5'を流れる電流値を約1 $\ell$ 10に削減することが可能となる。

【0041】ところで、PチャネルトランジスタP1のゲート電極には配線の引き回し等に起因して浮遊容量が付随している。このため、PチャネルトランジスタP5・のオン抵抗を大きくすると、時定数が大きくなる。したがって、出力モードにおいて仮に信号na1が0Vであるときに、出力モードから入力モードに切り替えたとすると、大きな時定数によって、PチャネルトランスタP1のゲート電圧が次第に(ゆっくりと)0VからVt3に向けて上昇することになり、PチャネルトランジスタP1を確実に(迅速に)オフすることができななることがある。そこで、この例では、モードに切り替わり直後にPチャネルトランジスタP1のゲート電極に電圧VDDを給電すべく遅延回路DLを設けている。

【0042】遅延回路DLは、図3に示すようにパッファB、インパータINV2、INV3、PチャネルトランジスタP13、およびNチャネルトランジスタN7を備えている。この遅延回路DLによれば、各構成要素の

伝搬遅延によって、反転イネーブル信号ENNが遅延され、遅延反転イネーブル信号ENN として出力されることになる。

【0043】これにより、NチャネルトランジスタN2 は、反転イネーブル信号ENNがHレベルからLレベル に切り替わったとき、すなわち、出力モードから入力モ ードに切り替わったとき、やや遅れてオン状態からオフ 状態に遷移する。この結果、モードが入力モードに切り 替わった直後では、NチャネルトランジスタN2がオン 10 状態にあり、ノードXの電圧Vxが0Vに維持されるか ら、図2に示すPチャネルトランジスタP8, P10が オン状態となる。このとき、PチャネルトランジスタP 9のゲート電圧は既にレレベルとなっているから、ナン ド回路NANDの出力信号na1の電圧は電源電圧VD Dと一致する。この後、一定時間(例えば15ns)が 経過すると、NチャネルトランジスタN2はオフ状態に 遷移する。すると、第1実施形態と同様にPチャネルト ランジスタP5がオン状態となり、Pチャネルトランジ スタP1のゲート電極をVt3にバイアスすることにな 20 る。

【0044】このように第2実施形態においては、PチャネルトランジスタP5 のゲート長を長くしてオン抵抗を大きくすることによってリーク電流を削減するとともに、遅延回路DLを用いることにより、入力モードにおいてPチャネルトランジスタP1を確実にオフ状態とすることが可能となる。

#### [0045]

【発明の効果】上述したように本発明に係る発明特定事項によれば、出力端子をハイインピーダンス状態に制御30 可能なバッファ回路において、電源電圧を上回る電圧が出力端子に印加されたとしても、リーク電流やラッチアップを防止しつつ、出力段のトランジスタを削減することができる。この結果、大きな電流を出力端子から取り出す場合であっても、バッファ回路のチップサイズを縮小して、コストを削減させるともに歩留まりを低下させることができる。

#### 【図面の簡単な説明】

【図1】 本発明の第1実施形態に係るバッファ回路の 構成を示す回路図である。

40 【図2】 同実施形態に用いられるナンド回路の回路図である。

【図3】 本発明の第2実施形態に係るパッファ回路の回路図である。


【図4】 従来のパッファ回路の構成を示す図である。

【図5】 本発明の第1実施形態に用いられるバッファ 回路の一部構成を示す断面図である。


#### 【符号の説明】

P1~P12, P5'……Pチャネルトランジスタ、N 1~N6……Nチャネルトランジスタ、NAND……ナ 50 ンド回路(第2の回路)、NOR……ノア回路(第1の


。 回路)、DL……遅延回路、100,200……パッフ ァ回路。




[図4]








【図3】



【図5】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потирр.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.